明細書

定電流回路及びフラットディスプレイ装置

発明の背景

5

技術分野

本発明は、定電流回路及びフラットディスプレイ装置に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。本発明は、基準電流によりサンプリング用コンデンサを充電してこの基準電流によるトランジスタのゲートーソース間電圧をサンプリング用コンデンサに設定した後、このサンプリング用コンデンサの電圧によりトランジスタを駆動して定電流回路として機能させることにより、従来に比してばらつきを小さくすることができるようにする。

背景技術

従来、各種集積回路においては、カレントミラー回路により定電流回路を構成して、各部の動作に必要な電流を供給するようになされている。すなわち第1図及び第2図は、それぞれカレントミラー回路による定電流回路を示す接続図である。第1図に示す定電流回路は、PチャンネルMOS(以下、PMOSと呼ぶ)Q1による基準電流を、カレントミラー回路構成によるNチャンネルMOS(以下、NMOSと呼ぶ)トランジスタQ2及びQ3により折り返すことにより、所望する回路ブロックより基準電流に対応する一定電流を流出させるのに対し、第2図に示す定電流回路は、NMOSトランジスタQ4による基準電流を、カレントミラー回路構成によるPMOSトランジスタQ5及びQ6により折り返すことにより、所望する回路ブロックに基準電流に対応する一定電流を流入させるようになされている。

近年、例えばPDA、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に集積化して構成するものが提供されるようになされており、このようなフラットディスプレイ装置に

おいても、駆動回路は、第1図及び第2図について上述した定電流回路が使用されるようになされている。

具体的に、この種の液晶表示装置は、液晶セル、この液晶セルのスイッチング素子であるポリシリコンTFT(Thin Film Transistor;薄膜トランジスタ)、 保持容量とによる画素をマトリックス状に配置して表示部が形成され、この表示部の周囲に配置した各種の駆動回路により表示部を駆動して各種の画像を表示するようになされている。液晶表示装置においては、特開平7-295521号公報等に開示されているように、プリチャージの処理により、例えば1ライン毎に、各画素の信号線を所定電位に設定して保持容量を充放電した後、各画素の階調を示す階調データによるアナログ信号により各画素を駆動するようになされ、このアナログ信号による駆動に係る回路ブロック等に、このような定電流回路が設けられるようになされている。

しかしながらこの種の液晶表示装置に適用されるアクティブ素子であるTFT は、特性のばらつきが大きい欠点があり、これによりこのようなアクティブ素子 によるトランジスタを用いて第1図及び第2図に示す定電流回路を構成した場合、トランジスタQ1、Q4で設定される基準電流がばらつき、さらにこの基準電流に対してトランジスタQ3に流入させる電流、トランジスタQ6より流出させる電流がばらつく問題がある。

15

このようなばらつきによる各回路ブロックの影響を少なくするため、従来、こ 20 の種のアクティブ素子により定電流回路においては、比較的大きな電流を流すように設計されるようになされているが、このようにするとその分、消費電力が大きくなる欠点がある。

発明の開示

25 本発明は以上の点を考慮してなされたもので、従来に比してばらつきを小さくすることができる定電流回路、このような定電流回路を用いたフラットディスプレイ装置を提案しようとするものである。

かかる課題を解決するため本発明においては、定電流回路に適用して、トランジスタのゲートーソース間に接続されたサンプリング用コンデンサと、トランジ

スタのドレインとを基準電流源に接続し、トランジスタを基準電流源の基準電流 により駆動した際のゲートーソース間の電圧にサンプリング用コンデンサの両端 電圧を設定した後、サンプリング用コンデンサ、トランジスタと基準電流源との 接続を遮断すると共に、トランジスタのドレインを駆動対象に接続し、サンプリ ング用コンデンサに設定されたゲートーソース間の電圧によるトランジスタの電 流で駆動対象を駆動する。

本発明の構成により、定電流回路に適用して、トランジスタのゲートーソース間に接続されたサンプリング用コンデンサと、トランジスタのドレインとを基準電流源に接続し、トランジスタを基準電流源の基準電流により駆動した際のゲートーソース間の電圧にサンプリング用コンデンサの両端電圧を設定した後、サンプリング用コンデンサ、トランジスタと基準電流源との接続を遮断すると共に、トランジスタのドレインを駆動対象に接続し、サンプリング用コンデンサに設定されたゲートーソース間の電圧によるトランジスタの電流で駆動対象を駆動すれば、このトランジスタにおいては、特性がばらついている場合でも、基準電流による駆動時の条件により動作して駆動対象を駆動し得、これにより駆動対象の駆動に供する定電流のばらつきを格段的に小さくすることができる。

また本発明においては、フラットディスプレイ装置に適用して、水平駆動回路に設けられたバッファ回路の定電流回路が、トランジスタのゲートーソース間に接続されたサンプリング用コンデンサと、トランジスタのドレインとを基準電流の 源に接続し、トランジスタを基準電流源の基準電流により駆動した際のゲートーソース間の電圧にサンプリング用コンデンサの両端電圧を設定した後、サンプリング用コンデンサ、トランジスタと基準電流源との接続を遮断すると共に、トランジスタのドレインを駆動対象に接続し、サンプリング用コンデンサに設定されたゲートーソース間の電圧によるトランジスタの電流で駆動対象を駆動するようにする。

これにより本発明の構成によれば、従来に比してばらつきを小さくしてなる定 電流回路を用いて、各信号線の駆動に係る特性のばらつきを小さくすることがで きるフラットディスプレイ装置を提供することができる。

本発明によれば、基準電流によりサンプリング用コンデンサを充電してこの基準電流によるトランジスタのゲートーソース間電圧をサンプリング用コンデンサに設定した後、このサンプリング用コンデンサの電圧によりトランジスタを駆動して定電流回路として機能させることにより、従来に比して定電流回路におけるばらつきを小さくすることができる。

またこのような定電流回路によりフラットディスプレイ装置を構成することにより、各信号線の駆動に係る特性のばらつきを小さくし得、またその分、定電流による定電流値を小さくして全体の消費電力を少なくすることができる。

10 図面の簡単な説明

第1図は、従来の定電流回路を示す接続図である。

第2図は、第1図とは異なる例を示す接続図である。

第3図は、本発明の実施例1に係る液晶表示装置を示すブロック図である。

第4図は、第3図の液晶表示装置の水平駆動回路の一部を示すブロック図であ 15 る。

第5図は、第4図のバッファ回路を示す接続図である。

第6図は、第5図のバッファ回路におけるプリチャージ回路の動作の説明に供 するタイムチャートである。

第7図は、第3図の液晶表示装置に適用される定電流回路を示す接続図である 20。

第8図は、第7図の定電流回路の動作の説明に供するタイムチャートである。

第9図は、第5図のバッファ回路におけるアナログバッファ回路の動作の説明 に供するタイムチャートである。

第10図は、第5図のバッファ回路におけるアナログバッファ回路の動作の説 25 明に供する接続図である。

第11図は、第10図の続きの説明に供する接続図である。

第12図は、第11図の続きの説明に供する接続図である。

第13図は、第12図の続きの説明に供する接続図である。

第14図は、本発明の実施例2に適用されるアナログバッファ回路を示す接続

図である。

第15図は、第14図のアナログバッファ回路に適用される定電流回路を示す接続図である。

第16図は、第14図のアナログバッファ回路の動作の説明に供するタイムチ 5 ャートである。

第17図は、本発明の実施例3に適用されるアナログバッファ回路を示す接続 図である。

第18図は、第17図のアナログバッファ回路の動作の説明に供するタイムチャートである。

10 第19図は、本発明の実施例4に適用される水平駆動回路の一部構成を示すブロック図である。

第20図は、本発明の実施例5に係る定電流回路を示す接続図である。

発明を実施するための最良の形態

15 以下、適宜図面を参照しながら本発明の実施例を詳述する。

(1) 実施例1

(1-1) 実施例1の構成

第3図は、本発明の実施例1に係る液晶表示装置を示すブロック図である。この液晶表示装置1においては、液晶セル2、この液晶セル2のスイッチング素子であるポリシリコンTFT3、保持容量4とによる画素が形成され、この画素をマトリックス状に配置して表示部6が形成される。液晶表示装置1は、この表示部6を形成する各画素が、信号線LS及びゲート線LGによりそれぞれ水平駆動回路7及び垂直駆動回路8に接続され、垂直駆動回路8により順次画素を選択して水平駆動回路7からの駆動信号により各画素の階調を設定することにより、所25 望する画像を表示するようになされている。

このため垂直駆動回路 8 は、図示しないタイミング発生回路から出力されるタイミング信号により各ゲート線 L G を駆動することにより、水平駆動回路 7 における処理に連動して順次ライン単位で画素を選択する。

水平駆動回路7は、各画素の階調を示す階調データD1を順次循環的に取り込

んで各信号線LSの駆動信号を生成する。すなわち水平駆動回路7において、シフトレジスタ9は、階調データD1を順次循環的にサンプリングすることにより、階調データD1をライン単位でまとめ、1ライン分の階調データD1を水平ブランキング期間の所定のタイミングでディジタルアナログ変換回路(DAC)10に出力する。

5

ディジタルアナログ変換回路10は、シフトレジスタ9から出力される階調データD1をそれぞれディジタルアナログ変換処理して出力する。バッファ回路部11は、このディジタルアナログ変換回路10の出力信号により各信号線LSを駆動し、これにより水平駆動回路7においては、階調データD1に応じた階調に10より表示部6の各画素を駆動して所望の画像を表示できるようになされている。バッファ回路部11は、このようにしてディジタルアナログ変換回路10の出力信号により各信号線LSを駆動し、またこのときいわゆるプリチャージの処理に供するように各信号線LSを駆動する。

第4図は、水平駆動回路7のディジタルアナログ変換回路10、バッファ回路 15 部11を詳細に示すブロック図である。ディジタルアナログ変換回路10において、基準電圧発生回路15は、例えば所定の生成基準電圧を抵抗分圧することにより、階調データD1による階調に対応する複数の基準電圧V0~V63を生成して出力する。基準電圧セレクタ16は、それぞれこれら複数の基準電圧V0~V63を受け、シフトレジスタ9から出力される階調データD1に応じて、何れ かの基準電圧を選択出力する。これによりディジタルアナログ変換回路10は、階調データD1に対応する基準電圧の選択により、階調データD1をディジタルアナログ変換処理するようになされている。

バッファ回路部11は、タイミング発生回路17から出力される各種タイミング信号により動作する各バッファ回路18により基準電圧セレクタ16の出力信 号を処理し、各信号線LSに出力する。なおこの第4図において、それぞれ符号 R、G、Bは、赤色、緑色、青色の画素に対応する系であることを示すものである。

第5図は、このバッファ回路18の構成を詳細に示す接続図である。バッファ 回路18は、アナログバッファ回路20に基準電圧セレクタ16の出力信号(符

号Vinにより示す)が入力され、この入力信号Vinにより対応する信号線LSを駆動する。また水平ブランキング期間の間で、1ライン毎に、図示しないCS駆動回路と共に信号線LSの電位を切り換えてプリチャージの処理を実行する。このためバッファ回路18においては、入力信号Vinによる画素の階調設定に係る処理を実行するアナログバッファ回路20と、プリチャージの処理に係るプリチャージ回路21とにより構成される。なお、以下の説明において、スイッチ回路は、PMOSトランジスタ又はNMOSトランジスタにより構成され、タイミング発生回路17から出力されるタイミング信号の符号を各スイッチ回路等の制御に係るタイミング信号を示す。

10 すなわちこの液晶表示装置1では、第6図に示すように、いわゆるライン反転により表示部6を駆動して、水平ブランキング期間の間でプリチャージの処理を実行し、このため図示しないCS駆動回路により、保持容量4のトランジスタ3が設けられていない側の端子電圧(第3図参照、第6図においては、符号CSによるこの端子側の配線であるCS線の電位により示す)が水平走査期間毎に、グランドレベルと正側所定電位との間で切り換える(第6図(A))。このためアナログバッファ回路20は、出力段に設けられたスイッチ回路22により、このプリチャージの処理を実行する期間(以下プリチャージ期間と呼ぶ)T1の間、信号線LSより切り離される(第6図(F)及び(G))。

プリチャージ回路21は、プリチャージ期間T1のほぼ前半の期間の間、それ 20 ぞれタイミング発生回路17から出力されるタイミング信号PCG1、PCG2 により、信号線LSに接続されたスイッチ回路23及び24がそれぞれオフ状態 及びオン状態に設定し(第6図(B)~(E))、これによりCS線CSを信号 線LSに接続してCS駆動回路によりCS線CSの電位を切り換える(第6図(H))。これによりプリチャージ回路21は、信号線LSと保持容量4とに蓄積 された電荷を有効に利用してCS線CSの電位を切り換え、その分、全体の消費 電力を少なくするようになされている。

また続いてタイミング信号PCG1、PCG2により、スイッチ回路23及び24がそれぞれオン状態及びオフ状態に設定され(第6図(B)~(E))、これにより信号線LSをCS線CSから切り離して、信号線LSの電位をグランド

レベルに設定する(第6図(H))。これによりこの実施例では、グランドレベルと正側所定電位とでCS線CSの電位を切り換えて、信号線LSについては、グランドレベルを基準にして駆動できるようになされ、その分、後述するように、信号線LSの駆動に係るアナログバッファ回路20の構成を簡略化できるようになされている。

アナログバッファ回路20は、NMOSトランジスタQ11によるソースフォロワにより構成され、このNMOSトランジスタQ11のソースに第7図(A)に示す定電流回路26が接続される。ここでこの定電流回路26は、タイミング信号xNcnt1をゲートに入力してなるPMOSトランジスタQ13により基準電流源が形成され、このPMOSトランジスタQ13に直列にNMOSトランジスタQ14にPMOSトランジスタQ13による基準電流が流入するように形成される。

またこの定電流回路26は、NMOSトランジスタQ14のゲートーソース間に、サンプリング用コンデンサC3が設けられ、PMOSトランジスタQ13による基準電流をこのサンプリング用コンデンサC3に流入させるスイッチ回路27が設けられるようになされている。定電流回路26において、このスイッチ回路27は、所定のタイミング信号Ncnt2によりオン動作し、PMOSトランジスタQ13による基準電流をNMOSトランジスタQ14に流している状態の、NMOSトランジスタQ14のゲートーソース間電圧Vgsをサンプリング用コンデンサC3にサンプリングするようになされ、またその後、オフ状態に切り換わって、このサンプリング用コンデンサC3にサンプリングしてなるゲートーソース間電圧Vgsを保持するようになされている。

15

20

25

この定電流回路26は、スイッチ回路28を介して、このNMOSトランジスタQ14のドレインが、バッファ回路を構成するNMOSトランジスタQ11のソースに接続され、このスイッチ回路23は、所定のタイミング信号Nactにより、サンプリング用コンデンサC3でNMOSトランジスタQ14のゲートーソース間電圧Vgsをサンプリングし、さらにタイミング信号xNcnt1によりPMOSトランジスタQ13から基準電流が出力されなくなった後、オン状態に切り換わるように設定され、これによりサンプリング用コンデンサC3でサン

プリングしたゲートーソース間電圧 Vgsによる電流をトランジスタQ11より 流出させるようになされている。

しかして第8図は、この定電流回路26の制御に係るタイミング信号xNcn t 1、Nact、Ncnt 2と各スイッチ回路 27、28、トランジスタQ 13 5 の遷移を示すタイムチャートである。この定電流回路26は、初期状態である動 作を開始した直後においては、第7図(B)に示すように、タイミング信号xN cnt1がLレベルに保持されてトランジスタQ13がオフ状態に保持され(第 8図(A)及び(B))、またタイミング信号Nact、Ncnt2がそれぞれ Hレベル、Lレベルに保持され、これによりスイッチ回路27、28がそれぞれ オフ状態、オン状態に保持される(第8図(C)~(F))。これにより定電流 回路26は、この場合、何らトランジスタQ11から電流を流出させない状態に 保持される。

10

定電流回路26は、所定のタイミングでこれらタイミング信号xNcnt1、 Nact、Ncnt2の論理値が同時に切り換わり、これにより第7図 (C) に 15 示すように、スイッチ回路27、28がそれぞれオン状態、オフ状態に動作を切 り換え、またトランジスタQ13が動作を開始して基準電流の出力を開始する。 これにより定電流回路26は、トランジスタQ13による基準電流11がサンプ リング用コンデンサC3を充電すると共に、トランジスタQ14を介して流出す る。このサンプリング用コンデンサC3の充電電流においては、充電によりサン プリング用コンデンサC3の両端電圧が上昇するに従って徐々に減少し、トラン 20 ジスタQ14から基準電流I1を流出させるに必要な、トランジスタQ14のゲ ートーソース間電圧Vgsとなると、サンプリング用コンデンサC3に充電電流 が流入しなくなり、この状態ではトランジスタQ13による基準電流Ⅰ1のその 全てがトランジスタQ14に流入することになる。これにより定電流回路26で 25 は、基準電流I1をトランジスタQ14に流入させながら、このトランジスタQ 14のゲートーソース間に接続されたサンプリング用コンデンサC3を基準電流 I1により充電することにより、トランジスタQ14に基準電流I1を流入させ るに必要なトランジスタQ14のゲートーソース間電圧Vgsをサンプリング用 コンデンサC3に設定するようになされている。

定電流回路26は、このようにタイミング信号 x N c n t 1、N a c t、N c n t 2の論理値を切り換えて、トランジスタQ14のゲートーソース間電圧Vg s をサンプリング用コンデンサC3に保持するに十分な期間が経過すると、タイミング信号Nact、Ncnt2が元の論理値に戻り、これにより基準電流I1の供給が停止され、またサンプリング用コンデンサC3がトランジスタQ14のドレインから切り離される。また続いてタイミング信号 x N c n t 1 が元の論理値に戻り、トランジスタQ14のドレインがこの定電流回路26の駆動対象であるトランジスタQ11に接続される。これにより定電流回路26は、第7図(D)に示すように、サンプリング用コンデンサC3に設定されてなる基準電流I1によるトランジスタQ14のゲートーソース間電圧Vgsにより、トランジスタQ11から電流を流出させ、定電流回路として機能するようになされている。

しかして第6図について上述したように、この液晶表示装置1においては、水平ブランキング期間に設けられたプリチャージ期間T1よりプリチャージの処理を実行することにより、定電流回路として機能させるに必要な基準電流I1によるトランジスタQ14のゲートーソース間電圧Vgsをサンプリング用コンデンサC3に設定する期間T3をこのプリチャージ期間T1に割り当て、このゲートーソース間電圧Vgsを設定する期間T3と定電流回路として機能する期間T4との繰り返しにより動作するように各タイミング信号xNcnt1、Nact、Ncnt2が供給されるようになされている。

アナログバッファ回路20は(第5図)、トランジスタQ11のゲートーソース間に、それぞれソース側にスイッチ回路31及び32を設けてなるコンデンサC1、C2が設けられる。またトランジスタQ11のゲート、コンデンサC1、C2の各スイッチ回路31、32側にそれぞれスイッチ回路33、34、35が設けられ、これらスイッチ回路33、34、35の他端に基準電圧セレクタ16からの信号Vinが入力されるようになされている。アナログバッファ回路20は、これらスイッチ回路31~35の切り換えによりトランジスタQ11のばらつきをキャンセルして入力信号Vinにより信号線LSを駆動するようになされている。

すなわち第6図、第8図について上述したプリチャージに係る処理、定電流回

路26に係る処理との対比により第9図に示すように、バッファ回路18においては、プリチャージ回路21におけるプリチャージ期間T1の開始に対応して(第9図(A)、(J)~(L))、定電流回路26でトランジスタQ13に係るサンプリング処理が開始する(第9図(C)~(E))。アナログバッファ回路20においては、これらの処理が開始されると、全てのスイッチ回路22、31~35がオフ状態に設定される。

またその後、期間T3だけ経過して定電流回路26が定電流回路としての機能を開始すると、第10図に示すように、スイッチ回路31、32、33がオン状態に切り換わる。なお第9図においては、各スイッチ回路22、31~35を制御するタイミング信号N1~N5の立ち上がりにより、オン状態を示す。これによりアナログバッファ回路20では、この状態でのトランジスタQ11のゲートーソース間電圧VosAをコンデンサC1、C2でサンプリングし、ソースフォロワにより動作する際のオフセットを検出するようになされている。

また続いて第11図に示すように、スイッチ回路31、33がオフ状態に切り 換えられ、スイッチ回路35がオン状態に切り換えられる。これによりアナログ バッファ回路20では、入力電圧Vinに対して、コンデンサC1にサンプリン グされている電圧VosAの分、トランジスタQ11のゲート電圧をオフセット させた状態にて定電流回路26による電流でトランジスタQ11が動作し、この 状態におけるトランジスタQ11のゲートーソース間電圧VosBをC2でサン プリングする。これによりトランジスタQ11のソース電圧は、Vin+(VosAーVosB)となる。これによりこのアナログバッファ回路20は、コンデ ンサC1で先に検出したオフセット電圧をキャンセルするようにした状態で、さ らにソースフォロワにより動作する際のオフセットをコンデンサC2により検出 するようになされている。

25 続いてアナログバッファ回路20は、第12図に示すように、全てのスイッチ回路22、31~35がオフ状態となった後、第13図に示すように、スイッチ回路22、34がオン状態に設定される。これによりバッファ回路20は、コンデンサC2で検出したオフセット電圧により入力電圧Vinをオフセットしてソースフォロワにより信号線LSを駆動するようになされ、2回のオフセット検出

を繰り返したことにより、その分、高い精度により入力電圧Vinに対するオフセット電圧を小さくして信号線LSを駆動し、トランジスタQ11のばらつきによる影響を十分小さなものとするようになされている。

しかして第13図により示す状態において、アナログバッファ回路20は、トランジスタQ11より定電流回路26及び信号線LSにソース電流を出力し、このソース電流の出力により保持容量4を充電する。またこの保持容量4の充電によりソース電位が上昇すると、その分、トランジスタQ11からのソース電流出力を徐々に低下させ、ソース電位が入力電位Vinと等しくなると、ソース電流の信号線LSの出力が停止され、ソース電流を定電流回路26にだけ出力するようになされ、これにより入力信号Vinに応じて対応する信号線LSを駆動するようになされている。

アナログバッファ回路 20 においては、この第13 図に示す状態により信号線 LSを駆動する期間が、プリチャージ期間 T1 以降の期間に設定されるようにな されている。

15 (1-2) 実施例1の動作

以上の構成において、この液晶表示装置1では(第3図)、描画に係るコントローラ等から各画素の階調を指示する階調データD1がラスタ走査順に入力され、この階調データD1が水平駆動回路7のシフトレジスタ9により順次サンプリングされてライン単位でまとめられ、ディジタルアナログ変換回路10に転送される。階調データD1は、このディジタルアナログ変換回路10において、アナログ信号に変換され、このアナログ信号により表示部6の各信号線LSが駆動される。これにより液晶表示装置1では、垂直駆動回路8によるゲート線LGの制御により順次選択されてなる表示部6の各画素が、水平駆動回路7により駆動されて階調データD1による画像が表示部6に表示される。

25 このようにして表示部6の信号線LSを駆動する水平駆動回路7においては(第4図)、基準電圧発生回路15により階調データD1の各階調に対応する基準 信号V0~V63が生成され、基準電圧セレクタ16において、各階調データD 1に応じてこの基準信号V0~V63が選択されることにより、階調データD1 がディジタルアナログ変換処理され、このディジタルアナログ変換処理結果がバ

ッファ回路18に入力されて各信号線LSが駆動される。

10

15

このバッファ回路18では(第5図、第6図)、水平プランキング期間の間で、アナログバッファ回路20が信号線LSより切り離されて、スイッチ回路23の設定により、保持容量4のトランジスタ3とは逆側のCS線CSが信号線LSに接続された状態で、水平走査周期毎に、このCS線CSが正側所定電位又はグランド電位に設定される。またその後、CS線CSが信号線LSから切り離され、スイッチ回路24の設定により、信号線LSがグランド電位に保持される。

すなわち所定のタイミングでゲート線LGにより選択された所定のラインにおいては、CS線CS及び信号線LSが接続されて、このラインに係る保持容量4の両端電極がグランドレベルに設定された後、この信号線LSがグランドレベルに設定されて基準電圧セレクタ16から出力されるアナログ信号により駆動されるのに対し、続くラインにおいては、この保持容量4の両端電位が正側所定電位に設定された後、信号線LSがグランドレベルに設定されて基準電圧セレクタ16から出力されるアナログ信号により駆動され、これらによりこの液晶表示装置1では、いわゆるライン反転に係る駆動によるプリチャージの処理が実行され、液晶セル2の劣化が防止される。

しかしてこのようにCS線CSを信号線LSに接続して、水平走査周期に正側所定電位又はグランド電位に交互に設定した後、信号線LSをグランド電位に設定することにより、液晶表示装置1では、グランド電位を基準にした片側電源側20 だけで各画素を駆動するようになされ、その分、アナログバッファ回路20の構成を簡略化するようになされている。すなわちこのように構成すれば、アナログバッファ回路20においては、グランド電位からこの正側所定電位間で信号線LSを駆動すれば足り、NMOSソースフォロワ回路構成により構成して、グランド電位から負側電源側の駆動に係る構成を省略することができる。

25 従って液晶表示装置1では、その分、表示部6の周辺構成を簡略化して狭額縁 化することができ、また消費電力を低減することができる。

しかしてこのようにしてプリチャージの処理を完了すると、液晶表示装置1では、アナログバッファ回路20により対応する信号線LSが駆動され、階調データD1に対応する階調に対応する画素の階調が設定される。

この信号線LSの駆動において、アナログバッファ回路20では(第9図~第13図)、プリチャージの処理期間の間でオフセットを補正する処理が実行され、この処理によりオフセットを補正して信号線LSが駆動される。すなわちアナログバッファ回路20では(第9図及び第10図)、始めに、定電流回路26による定電流によりトランジスタQ11を駆動した状態で、スイッチ回路31、32の設定によりトランジスタQ11を駆動した状態で、スイッチ回路31、32の設定によりトランジスタQ11のゲートーソース間に並列にコンデンサC1、C2が配置され、この状態でディジタルアナログ変換回路出力VinがトランジスタQ11に供給され、これによりこの駆動に係るトランジスタQ11のゲートーソース間電圧がコンデンサC1、C2に設定される。

- 10 またスイッチ回路 3 1、 3 3、 3 5 の設定により、このようにしてゲートーソース間電圧を保持してなるコンデンサ C 2を介して、トランジスタQ 1 1 のゲートにディジタルアナログ変換回路出力 V i n が供給され、これによりコンデンサ C 2 に保持した電圧によりオフセットをキャンセルした状態によるトランジスタ Q 1 1 のゲートーソース間電圧がコンデンサ C 1 に設定される。
- 15 アナログバッファ回路20では(第12図、第13図)、プリチャージの処理が完了すると、このようにしてコンデンサC1に保持されてなる電圧によりディジタルアナログ変換回路出力VinがオフセットされてトランジスタQ11のゲートに供給され、これによりトランジスタQ11のばらつきによる影響を十分に抑圧して、各信号線LSを駆動することができるようになされている。
- 20 これらによりこの液晶表示装置1では、NMOSソースフォロワ回路による簡 易な構成によりアナログバッファ回路20を構成して、その分、狭額縁化し、ま た消費電力を少なくするようになされている。

このようにして信号線LSを駆動するにつき、アナログバッファ回路20の定電流回路26では(第7図)、プリチャージの期間であって、かつアナログバッ25 ファ回路20における動作開始の期間で、トランジスタQ14のゲートーソース間に接続されたサンプリング用コンデンサC3と、このトランジスタQ14のドレインとを基準電流源Q13に接続し、トランジスタQ14を基準電流I1により駆動した際のゲートーソース間の電圧にサンプリング用コンデンサC3の両端電圧を設定した後、このサンプリング用コンデンサC3、トランジスタQ14と

基準電流源Q13との接続を遮断すると共に、トランジスタQ14のドレインを 駆動対象に接続し、サンプリング用コンデンサC3に設定されたゲートーソース 間の電圧によるトランジスタQ14の電流で駆動対象を駆動する。

これによりこの定電流回路26では、トランジスタQ14の特性がばらついている場合でも、このばらつきの影響を受けることなく、基準電流I1により駆動対象を駆動することができる。実際上、第1図、第2図の構成による定電流回路においては、それぞれトランジスタQ1~Q3、Q4~Q6のばらつきにより出力電流がばらつくのに対し、この定電流回路26では、基準電流源のトランジスタQ13のばらつきだけが出力電流に影響を与えることにより、出力電流のばらつきを第1図、第2図に示す構成に比して1/3に低減することができる。

またばらつきを少なくするために基準電流値を増大させるような設定を回避し 得ることにより、その分、全体の消費電力も少なくすることができる。

(1-3) 実施例1の効果

以上の構成によれば、基準電流によりサンプリング用コンデンサを充電してこの基準電流によるトランジスタのゲートーソース間電圧をサンプリング用コンデンサに設定した後、このサンプリング用コンデンサの電圧によりトランジスタを 駆動して定電流回路として機能させることにより、従来に比してばらつきを小さくすることができる。

またこのようなサンプリングに係る処理と、定電流回路として機能する処理と 20 を繰り返すことにより、サンプリング用コンデンサに保持した電圧変化による出 力電流の変化を有効に回避することができる。

またフラットディスプレイ装置である液晶表示装置に適用して、このサンプリング用コンデンサの電圧設定に係る処理をプリチャージの期間に設定することにより、このようにサンプリング用コンデンサの電圧を設定して定電流回路に係る処理を実行するようにして、何らこのサンプリング用コンデンサの電圧設定に係る処理を他の回路ブロックの処理に影響を与えないようにすることができる。

(2) 実施例2

25

第14図は、本発明の実施例2に係る液晶表示装置に適用されるアナログバッ

ファ回路の構成を示すブロック図である。このアナログバッファ回路40は、実施例1に係るNMOSソースフォロワ回路によるアナログバッファに代えて、PMOSソースフォロワ回路により構成される。このためこの実地例2に係る液晶表示装置では、実施例1に係る液晶表示装置1におけるグランド電位と正側所定電位との間の切り換えに係るプリチャージの処理に代えて、グランド電位と負側所定電位との間の切り換えに係るプリチャージの処理を実行する。

アナログバッファ回路40においては、NMOSトランジスタに代えてPMOSトランジスタにより構成する点、この構成に対応して正側電源及び負側電源に対する各部の接続が異なる点を除いて、実施例1のアナログバッファ回路20と同一に構成される。また第15図に示すように、定電流回路46においても、NMOSトランジスタに代えてPMOSトランジスタが適用され、これに対応して正側電源及び負側電源に対する各部の接続が異なる点を除いて、実施例1の定電流回路26と同一に構成される。

なおこのアナログバッファ回路に係るタイムチャートを第9図との対比により 15 第16図に示す。また第14図においては、プリチャージ回路の記載を省略して 保持容量等に係る接続を符号Csig等により示す。

この実施例のようにPMOSにより定電流回路を構成する場合でも、実施例1と同一の効果を得ることができる。

20 (3) 実施例3

25

第17図は、本発明の実施例3に係る液晶表示装置に適用されるアナログバッファ回路の構成を示すブロック図である。このアナログバッファ回路50は、実施例1に係るNMOSソースフォロワ回路によるアナログバッファに代えて、このNMOSソースフォロワ回路とPMOSソースフォロワ回路との組み合わせにより構成される。このためこの実地例3に係る液晶表示装置では、実施例1に係る液晶表示装置1におけるグランド電位と正側所定電位との間の切り換えに係るプリチャージの処理に代えて、正側所定電位と負側所定電位との間の切り換えに係るプリチャージの処理を実行する。

このアナログバッファ回路においては、第18図に示すように、実施例1に係

るNMOSトランジスタによりソースフォロワ回路と、実施例2に係るPMOSトランジスタによりソースフォロワ回路との組み合わせにより構成され、プリチャージの処理に係る電位の正側又は負側の設定に対応してNMOSトランジスタによるソースフォロワ回路と、PMOSトランジスタによるソースフォロワ回路とが交互に動作するようになされている。

この実施例のように、NMOSソースフォロワ回路と、PMOSソースフォロワ回路との組み合わせにより構成され、アナログバッファ回路を構成する場合にも、定電流回路に関して、第1又は第2の実施例と同様の効果を得ることができる。

10

15

20

(4) 実施例4

第19図は、本発明の実施例4に係る液晶表示装置に適用されるアナログディジタル変換回路及びバッファ回路の構成を示すブロック図である。この実施例に係る液晶表示装置においては、基準電圧発生回路15から出力される基準電圧V0~V63を実施例1~3について上述したアナログバッファ回路57により処理した後、各基準電圧セレクタ16により選択する。なおプリチャージ回路においては、各基準電圧セレクタ16の出力に設けられる。

この実施例のように、基準電圧発生回路15で生成される基準電圧をアナログ バッファ回路により処理する場合に適用しても、上述の実施例1と同様の効果を 得ることができる。

(5) 実施例5

第20図は、本発明の実施例5に係る定電流回路を示す接続図である。この定電流回路66は、TFTによる各種集積回路に適用される。この定電流回路6625は、トランジスタQ14A及びサンプリング用コンデンサC3A、トランジスタQ14C及びサンプリング用コンデンサC3Cに順次トランジスタQ13による基準電流を供給し、各サンプリング用コンデンサC3A、C3B、C3CにそれぞれトランジスタQ14A、Q14B、Q14Cを基準電流により駆動するのに必要なゲートーソ

ース間電圧を設定し、各トランジスタQ14A、Q14B、Q14Cにおいては、このサンプリング用コンデンサC3A、C3B、C3Cに設定されたゲートーソース間電圧により対応する駆動対象より定電流を流出させる。

この実施例のように、1つの基準電流より複数の駆動対象を駆動する場合にあっても、時分割により各トランジスタのゲートーソース間電圧をサンプリング用コンデンサに設定して上述した実施例と同様に処理することにより、実施例1と同様の効果を得ることができる。

(6) 他の実施例

20

10 なお上述の実施例においては、ライン反転により表示部を駆動する場合について述べたが本発明はこれに限らず、フィールド反転等により駆動する場合にも広く適用することができる。

また上述の実施例においては、ガラス基板上に表示部等を作成してなるTFT 液晶によるフラットディスプレイ装置に本発明を適用する場合について述べたが 、本発明はこれに限らず、CGS (Continuous Grain Silicon) 液晶等、各種の液晶表示装置、さらにはEL (Electro Luminescence) 表示装置等、種々のフラットディスプレイ装置に広く適用することができる。

また上述の実施例においては、液晶表示装置のアナログバッファ回路等に本発明に係る定電流回路を適用する場合について述べたが、本発明はこれに限らず、 種々の集積回路に係る定電流回路に広く適用することができる。

産業上の利用可能性

本発明は、TFT、CGS等によるアクティブ素子による定電流回路、このような定電流回路を用いたフラットディスプレイ装置に適用することができる。

請求の範囲

1. トランジスタのゲートーソース間に接続されたサンプリング用コンデンサと、前記トランジスタのドレインとを基準電流源に接続し、前記トランジスタを前記基準電流源の基準電流により駆動した際の前記ゲートーソース間の電圧に前記サンプリング用コンデンサの両端電圧を設定した後、

前記サンプリング用コンデンサ、前記トランジスタと前記基準電流源との接続を遮断すると共に、前記トランジスタのドレインを駆動対象に接続し、前記サンプリング用コンデンサに設定された前記ゲートーソース間の電圧による前記トラ ンジスタの電流で前記駆動対象を駆動する

ことを特徴とする定電流回路。

- 2. 前記サンプリング用コンデンサの両端電圧を設定する期間と、前記駆動対象を駆動する期間とを繰り返す
- 15 ことを特徴とする請求の範囲第1項に記載の定電流回路。
- 3. マトリックス状に画素を配置してなる表示部と、前記表示部の画素をゲート線により順次選択する垂直駆動回路と、前記ゲート線により選択された画素を前記表示部の信号線により駆動する水平駆動回路とを一体に基板上に形成してなる20 フラットディスプレイ装置において、

前記水平駆動回路は、

前記画素の階調を示す階調データをディジタルアナログ変換処理するディジタ ルアナログ変換回路と、

前記ディジタルアナログ変換回路の出力信号により前記信号線を駆動するバッ 25 ファ回路とを有し、

前記バッファ回路は、

トランジスタのソースに定電流回路を接続してなるソースフォロワ回路により 前記信号線を駆動し、

前記定電流回路は、

トランジスタのゲートーソース間に接続されたサンプリング用コンデンサと、 前記トランジスタのドレインとを基準電流源に接続し、前記トランジスタを前記 基準電流源の基準電流により駆動した際の前記ゲートーソース間の電圧に前記サ ンプリング用コンデンサの両端電圧を設定した後、

5 前記サンプリング用コンデンサ、前記トランジスタと前記基準電流源との接続 を遮断すると共に、前記トランジスタのドレインを駆動対象に接続し、前記サン プリング用コンデンサに設定された前記ゲートーソース間の電圧による前記トラ ンジスタの電流で前記駆動対象を駆動する

ことを特徴とするフラットディスプレイ装置。


10

4. 前記定電流回路は、


前記サンプリング用コンデンサの両端電圧を設定する期間と、前記駆動対象を 駆動する期間とを繰り返し、

前記サンプリング用コンデンサの両端電圧を設定する期間が、前記表示部のプ 15 リチャージの期間に設定された


ことを特徴とする請求の範囲第3項に記載のフラットディスプレイ装置。




第1図




第2図




2/17





3/17







第6図






第8図







第10図




第11図




第12図




第13図




第14図



第15図




第16図




第17図


WO 2005/006303



第18図



15/17



符号の説明

1 ……液晶表示装置、2 ……液晶セル、3、Q1~Q14C……トランジスタ、4 ……保持容量、6 ……表示部、7 ……水平駆動回路、8 ……垂直駆動回路、9 ……シフトレジスタ、10 ……ディジタルアナログ変換回路、11 ……バッファ回路部、15 ……基準電圧発生回路、16 ……基準電圧セレクタ、17 ……タイミング発生回路、18 ……バッファ回路、20、40、50、57 ……アナログバッファ回路、21 ……プリチャージ回路、22、23、24、27、28、31~35 ……スイッチ回路、26、46、66 ……定電流回路、C1~C3、C3A~C3C……コンデンサ

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/009906

| A. CLASSIFIC | ATION OF SUBJECT MATTER G09G3/36, 3/20, H03K17/00, 17 | 7/687, G02F1/133 U05P33 | 3/14 | | | | |
|--|---|--|-----------------------|---|--------------|---|-----------|
| 1.10.01 | 2223, 33, 3,23, 1103R17, 00, 17 | 70077 G0ZEI/1337 NU3B33 |)/ T. 4 | | | | |
| According to International Patent Classification (IPC) or to both national classification and IPC | | | | | | | |
| B. FIELDS SEARCHED | | | | | | | |
| Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G09G3/36, 3/20, H03K17/00, 17/687, G02F1/133, H05B33/14 | | | | | | | |
| | | · | | | | | |
| Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched | | | | | | | |
| Jitsuyo Shinan Koho 1922—1996 Jitsuyo Shinan Toroku Koho 1996—2004 | | | | | | | |
| Kokai Jitsuyo Shinan Koho 1971-2004 Toroku Jitsuyo Shinan Koho 1994-2004 | | | | | | | |
| Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) | | | | | | | |
| | | | | | | | |
| C. DOCUMENTS CONSIDERED TO BE RELEVANT | | | | | | | |
| Category* | Citation of document, with indication, where appropriate, of the relevant passages | | Relevant to claim No. | | | | |
| X Y | Microfilm of the specification annexed to the request of Jap | | 1-2 3-4 | | | | |
| | Model Application No. 10861/1986(Laid-open No. 122488/1987) | | | | | | |
| | (Sony Corp.), 04 August, 1987 (04.08.87), Page 6, line 5 to page 7, line 20; Figs. 1 to 2 | | | | | | |
| | | | | | | | |
| (Family: none) | | | | | | | |
| Y | JP 11-73165 A (Sony Corp.), | | 3-4 | | | | |
| | 16 March, 1999 (16.03.99), Par. Nos. [0018] to [0022]; Figs. 3 to 4, 11 | | | | | | |
| | & EP 899714 A2 & US 6313819 B1 | | | | | | |
| | & KR 99024003 A | | | | | | |
| | | | | | | | |
| | | | | | | | |
| Further do | cuments are listed in the continuation of Box C. | See patent family annex. | | | | | |
| * Special categories of cited documents: "T" later document published after the international filing date or priority document defining the general state of the art which is not considered. "By the special categories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand | | | | | | | |
| to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means | | the principle or theory underlying the in | | | | | |
| | | considered novel or cannot be considered to involve an inventive step when the document is taken alone | | | | | |
| | | | | the priority | date claimed | "&" document member of the same patent i | family |
| | | | | Date of the actual completion of the international search 29 September, 2004 (29.09.04) | | Date of mailing of the international sear | ch report |
| 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 | | 19 October, 2004 (1 | 19.10.04) | | | | |
| Name and mailing address of the ISA/ | | Authorized officer | | | | | |
| Japanese Patent Office | | | | | | | |
| Form PCT/ISA/210 (second sheet) (January 2004) | | | | | | | |

電話番号 03-3581-1101 内線 3226

国際調査報告 国際出願番号 PCT/JP2004/009906 Α. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl. 7 G09G3/36, 3/20, H03K17/00, 17/687 G02F1/133, H05B33/14 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) Int. Cl. 7 G09G3/36, 3/20, H03K17/00, 17/687 G02F1/133, H05B33/14 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年 日本国実用新案登録公報 1996-2004年 日本国登録実用新案公報 1994~2004年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 日本国実用新案登録出願61-10861号(日本国実用新案登録 \mathbf{X} 1 - 2Y 出願公開62-122488号)の願書に添付した明細書及び図面 3 - 4の内容を撮影したマイクロフィルム(ソニー株式会社)、198 7.08.04,第6頁第5行~第7頁第20行,第1~2図(フ アミリーなし) Y JP 11-73165 A (ソニー株式会社) 1999.03. 3 - 416, 段落【0018】~【0022】, 図3~4, 11 & EP 899714 A2 & US 6313819 & KR 99024003 A □ C欄の続きにも文献が列挙されている。 □ パテントファミリーに関する別紙を参照。 * 引用文献のカテゴリー の日の後に公表された文献 「A」特に関連のある文献ではなく、一般的技術水準を示す 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 以後に公表されたもの 「X」特に関連のある文献であって、当該文献のみで発明 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献 (理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」口頭による開示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査を完了した日 国際調査報告の発送日 19.10.2004 29.09.2004 国際調査機関の名称及びあて先 特許庁審査官(権限のある職員) 9509 2 G. 日本国特許庁(ISA/JP) 濱本 禎広 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号